En la década de los sesentas la
micropramación, por sus características, era la
técnica más apropiada para las tecnologías
de memorias existentes en esa época y permitía
desarrollar también procesadores con compatibilidad
ascendente. En consecuencia, los procesadores se dotaron de
poderosos conjuntos de instrucciones.
Las instrucciones compuestas son
decodificadas internamente y ejecutadas con una serie de
microinstrucciones almacenadas en una ROM interna. Para esto se
requieren de varios ciclos de reloj (al menos uno por
microinstrucción).
Arquitecturas
RISC
Buscando aumentar la velocidad del
procesamiento se descubrió en base a experimentos que, con
una determinada arquitectura de base, la ejecución de
programas compilados directamente con microinstrucciones y
residentes en memoria externa al circuito integrado resultaban
ser mas eficientes, gracias a que el tiempo de acceso de las
memorias se fue decrementando conforme se mejoraba su
tecnología de encapsulado.
Debido a que se tiene un conjunto de
instrucciones simplificado, éstas se pueden implantar por
hardware directamente en la CPU, lo cual elimina el
microcódigo y la necesidad de decodificar instrucciones
complejas.
En investigaciones hechas a mediados de la
década de los setentas, con respecto a la frecuencia de
utilización de una instrucción en un CISC y al
tiempo para su ejecución, se observó lo
siguiente:
– Alrededor del 20% de las instrucciones
ocupa el 80% del tiempo total de ejecución de un
programa.
– Existen secuencias de instrucciones
simples que obtienen el mismo resultado que secuencias complejas
predeterminadas, pero requieren tiempos de ejecución
más cortos.
Las características esenciales de
una arquitectura RISC pueden resumirse como sigue:
Estos microprocesadores siguen tomando
como base el esquema moderno de Von Neumann.Las instrucciones, aunque con otras
características, siguen divididas en tres
grupos:
a) Transferencia.b) Operaciones.c) Control
de flujo.
Reducción del conjunto de
instrucciones a instrucciones básicas simples, con la
que pueden implantarse todas las operaciones
complejas.Arquitectura del tipo load-store (carga
y almacena). Las únicas instrucciones que tienen
acceso a la memoria son 'load' y 'store'; registro a
registro, con un menor número de acceso a
memoria.Casi todas las instrucciones pueden
ejecutarse dentro de un ciclo de reloj. Con un control
implantado por hardware (con un diseño del tipo
load-store), casi todas las instrucciones se pueden ejecutar
cada ciclo de reloj, base importante para la
reorganización de la ejecución de instrucciones
por medio de un compilador.Pipeline (ejecución
simultánea de varias instrucciones). Posibilidad de
reducir el número de ciclos de máquina
necesarios para la ejecución de la instrucción,
ya que esta técnica permite que una instrucción
puede empezar a ejecutarse antes de que haya terminado la
anterior.
El hecho de que la estructura simple de un
procesador RISC conduzca a una notable reducción de la
superficie del circuito integrado, se aprovecha con frecuencia
para ubicar en el mismo, funciones adicionales:
Unidad para el procesamiento
aritmético de punto flotante.Unidad de administración de
memoria.Funciones de control de memoria
cache.Implantación de un conjunto de
registros múltiples.
La relativa sencillez de la arquitectura de
los procesadores RISC conduce a ciclos de diseño
más cortos cuando se desarrollan nuevas versiones, lo que
posibilita siempre la aplicación de las más
recientes tecnologías de semiconductores. Por ello, los
procesadores RISC no solo tienden a ofrecer una capacidad de
procesamiento del sistema de 2 a 4 veces mayor, sino que los
saltos de capacidad que se producen de generación en
generación son mucho mayores que en los CISC.
Por otra parte, es necesario considerar
también que:
La disponibilidad de memorias grandes,
baratas y con tiempos de acceso menores de 60 ns en
tecnologías CMOS.Módulos SRAM (Memoria de acceso
aleatorio estática) para memorias cache con tiempos de
acceso menores a los 15 ns.Tecnologías de encapsulado que
permiten realizar más de 120 terminales.
Esto ha hecho cambiar, en la segunda mitad
de la década de los ochentas, esencialmente las
condiciones técnicas para arquítecturas
RISC.
La siguiente tabla esquematiza algunas de
las principales características de las
arquítecturas RISC Y CISC.
Principios de
diseño de las máquinas RISC
Resulta un tanto ingenuo querer abarcar
completamente los principios de diseño de las
máquinas RISC, sin embargo, se intentará presentar
de una manera general la filosofía básica de
diseño de estas maquinas, teniendo en cuenta que dicha
filosofía puede presentar variantes. Es muy importante
conocer estos principios básicos, pues de éstos se
desprenden algunas características importantes de los
sistemas basados en microprocesadores RISC.
En el diseño de una máquina
RISC se tienen cinco pasos:
Analizar las aplicaciones para
encontrar las operaciones clave.Diseñar un bus de datos que sea
óptimo para las operaciones clave.Diseñar instrucciones que
realicen las operaciones clave utilizando el bus de
datos.Agregar nuevas instrucciones
sólo si no hacen más lenta a la
máquina.
El primer punto se refiere a que el
diseñador deberá encontrar qué es lo que
hacen en realidad los programas que se pretenden ejecutar. Ya sea
que los programas a ejecutar sean del tipo algorítmicos
tradicionales, o estén dirigidos a robótica o al
diseño asistido por computadora.
La parte medular de cualquier sistema es la
que contiene los registros, el ALU y los 'buses' que los
conectan. Se debe optimar este circuito para el lenguaje o
aplicación en cuestión. El tiempo requerido,
(denominado tiempo del ciclo del bus de datos) para extraer los
operandos de sus registros, mover los datos a través del
ALU y almacenar el resultado de nuevo en un registro,
deberá hacerse en el tiempo mas corto posible.
El siguiente punto a cubrir es
diseñar instrucciones de máquina que hagan un buen
uso del bus de datos. Por lo general se necesitan solo unas
cuantas instrucciones y modos de direccionamiento; sólo se
deben colocar instrucciones adicionales si serán usadas
con frecuencia y no reducen el desempeño de las más
importantes.
Siempre que aparezca una nueva y atractiva
característica, deberá analizarse y ver la forma en
que se afecta al ciclo de bus. Si se incrementa el tiempo del
ciclo, probablemente no vale la pena tenerla.
Por último, el proceso anterior debe
repetirse para otros recursos dentro del sistema, tales como
memoria cache, administración de memoria, coprocesadores
de punto flotante, etcétera.
Una vez planteadas las
características principales de la arquitectura RISC
así como la filosofía de su diseño,
podríamos extender el análisis y estudio de cada
una de las características importantes de las
arquítecturas RISC y las implicaciones que estas
tienen.
Papel de los
compiladores en un sistema RISC
El compilador juega un papel clave para un
sistema RISC equilibrado.
Todas las operaciones complejas se
trasladan al microprocesador por medio de conexiones fijas en el
circuito integrado para agilizar las instrucciones básicas
más importantes. De esta manera, el compilador asume la
función de un mediador inteligente entre el programa de
aplicación y el microprocesador. Es decir, se hace un gran
esfuerzo para mantener al hardware tan simple como sea posible,
aún a costa de hacer al compilador considerablemente
más complicado. Esta estrategia se encuentra en clara
contra posición con las máquinas CISC que tienen
modos de direccionamiento muy complicados. En la práctica,
la existencia en algunos modos de direccionamiento complicados en
los microprocesadores CISC, hacen que tanto el compilador como el
microprograma sean muy complicados.
No obstante, las máquinas CISC no
tienen características complicadas como carga,
almacenamiento y salto que consumen mucho tiempo, las cuales en
efecto aumentan la complejidad del compilador.
Para suministrar datos al microprocesador
de tal forma que siempre esté trabajando en forma
eficiente, se aplican diferentes técnicas de
optimización en distintos niveles jerárquicos del
software.
Los diseñadores de RISC en la
empresa MIP y en Hewlett Packard trabajan según la regla
siguiente:
Una instrucción ingresa en forma
fija en el circuito integrado del procesador (es decir, se
alambra físicamente en el procesador) si se ha demostrado
que la capacidad total del sistema se incrementa en por lo menos
un 1%.
En cambio, los procesadores CISC, han sido
desarrollados por equipos especializados de las empresas
productoras de semiconductores y con frecuencia el desarrollo de
compiladores se sigue por separado. Por consiguiente, los
diseñadores de los compiladores se encuentran con una
interfaz hacia el procesador ya definido y no pueden influir
sobre la distribución óptima de las funciones entre
el procesador y compilador.
Las empresas de software que desarrollan
compiladores y programas de aplicación, tienden por
razones de rentabilidad, a utilizar diferentes procesadores como
usuarios de su software en lugar de realizar una
optimización completa, y aprovechar así las
respectivas características de cada uno. Lo cual
también genera otros factores negativos de eficiencia.
Esta limitación de las posibilidades de
optimización del sistema, que viene dada a menudo por una
obligada compatibilidad, se superó con los modernos
desarrollos RISC.
Capacidad de
procesamiento de los sistemas desde el punto de vista del
usuario
Aparte de la base conceptual para el
desarrollo de un sistema de computación de alta calidad,
se requieren técnicas especiales para optimizar cada uno
de los factores que determinan la capacidad de procesamiento, la
cual, solo puede definirse con el programa de
aplicación.
La información suministrada por un
fabricante, sobre la velocidad en mips (millones de Instrucciones
por segundo) que una arquitectura es capaz de realizar, carece de
relevancia hasta que el usuario sepa cuantas instrucciones genera
el respectivo compilador, al traducir su programa de
aplicación y cuánto tiempo tarda la
ejecución de estas instrucciones, y solo el
análisis de diferentes pruebas y comparaciones de
rendimiento ("benchmarks) da una idea aproximada, que el usuario
puede aplicar para delimitar las arquítecturas
adecuadas.
Dos diferentes puntos de vista acerca de
capacidad de procesamiento del sistema.
Sistema reprogramable. Un usuario que
necesite desarrollar un sistema reprogramable, no está
interesado en obtener una alta capacidad de
procesamiento.Sistema incluido o dedicado. En estos
sistemas el principal objetivo es procesar en forma
repetitiva una serie de aplicaciones o funciones
determinadas, y es de suma importancia la mayor cantidad
posible de pruebas y comparaciones de rendimiento
("benchmarks" ) diferentes.
Así, estas pruebas y comparaciones
sirven para determinar la capacidad de procesamiento de los
sistemas, pero solo el análisis de varios resultados de
diferentes programas da una idea aproximada de la capacidad de
procesamiento real.
Aplicaciones de
los procesadores RISC
Las arquitecturas CISC utilizadas desde
hace 15 años han permitido desarrollar un gran
número de productos de software. Ello representa una
considerable inversión y asegura a estas familias de
procesadores un mercado creciente. Sin embargo,
simultáneamente aumentan las aplicaciones en las cuales la
capacidad de procesamiento que se pueda obtener del sistema es
más importante que la compatibilidad con el hardware y el
software anteriores, lo cual no solo es válido en los
subsistemas de alta capacidad en el campo de los sistemas
llamados "embedded", en los que siempre dominaron las soluciones
especiales de alta capacidad de procesamiento sino también
para las estaciones de trabajo ("workstations"). Esta clase de
equipos se han introducido poco a poco en oficinas, en la
medicina y en bancos, debido a los cada vez mas voluminosos y
complejos paquetes de software que con sus crecientes
requerimientos de reproducción visual, que antes se
encontraban solo en el campo técnico de la
investigación y desarrollo.
En este tipo de equipos, el software de
aplicación, se ejecuta bajo el sistema operativo UNIX, el
cual es escrito en lenguaje C, por lo que las
arquítecturas RISC actuales están adaptadas y
optimizadas para este lenguaje de alto nivel. Por ello, todos los
productores de estaciones de trabajo de renombre, han pasado en
pocos años, de los procesadores CISC a los RISC, lo cual
se refleja en el fuerte incremento anual del número de
procesadores RISC, (los procesadores RISC de 32 bits han visto
crecer su mercado hasta en un 150% anual). En pocos años,
el RISC conquistará de 25 al 30% del mercado de los 32
bits, pese al aparentemente abrumador volumen de software basado
en procesadores con el estándar CISC que se ha
comercializado en todo el mundo.
La arquitectura MIPS-RISC ha encontrado, en
el sector de estaciones de trabajo, la mayor aceptación.
Los procesadores MIPS son fabricados y comercializados por cinco
empresas productoras de semiconductores, entre las que figuran
NEC y Siemens. Los procesadores de los cinco proveedores son
compatibles en cuanto a las terminales, las funciones y los
bits.
Conclusiones
Cada usuario debe decidirse a favor o en
contra de determinada arquitectura de procesador en
función de la aplicación concreta que quiera
realizar. Esto vale tanto para la decisión por una
determinada arquitectura CISC o RISC, como para determinar si
RISC puede emplearse en forma rentable para una aplicación
concreta.
Nunca será decisiva
únicamente la capacidad de procesamiento del
microprocesador, y sí la capacidad real que puede
alcanzar el sistema en su conjunto.Los costos, por su parte,
también serán evaluados.
Supongamos por ejemplo, que el precio de un
procesador sea de $500.00 USD, éste será secundario
para un usuario que diseña una estación de trabajo
para venderla después a un precio de $100 000.00 USD. Su
decisión se orientará exclusivamente por la
potencialidad de este procesador.
RISC ofrece soluciones atractivas donde se
requiere una elevada capacidad de procesamiento y se presente una
orientación hacia los lenguajes de alto nivel.
En el campo industrial existe un gran
número de aplicaciones que ni siquiera agotan las
posibilidades de los controladores CISC de 8 bits
actuales.
Si bién el campo de aplicaciones de
las arquítecturas RISC de alta capacidad crece con fuerza,
esto no equivale al fin de otras arquítecturas de
procesadores y controladores acreditadas que también
seguirán perfeccionándose, lo que si resulta dudoso
es la creación de familias CISC completamente
nuevas.
Adoptando técnicas típicas de
los procesadores RISC en las nuevas versiones de procesadores
CISC, se intenta encontrar nuevas rutas para el incremento de la
capacidad de las familias CISC ya establecidas.
Entre tanto, los procesadores RISC han
conquistado el sector de las estaciones de trabajo, dominado
antes por los procesadores Motorola 68 000, y es muy probable que
acosen la arquitectura Intel en el sector superior de las
PC's.
Las decisiones en el mercado las toman los
usuarios, y aquí, el software o la aplicación
concreta juega un papel mucho más importante que las
diferencias entre las estructuras que son inapreciables para el
usuario final.
Autor:
Tonatiuh Balderas Morales
 Página anterior | Volver al principio del trabajo | Página siguiente  |